DERWENT-ACC-NO:

1987-280870

DERWENT-WEEK:

198740

COPYRIGHT 2006 DERWENT INFORMATION LTD

TITLE:

Large scale integrated circuit that can quickly test **failed flip=flop** - has selector observing output signal of scan **path** successively connecting flip=flops by branching in circuit block unit NoAbstract Dwg 1/2

PATENT-ASSIGNEE: NEC CORP[NIDE]

PRIORITY-DATA: 1986JP-0037814 (February 21, 1986)

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE

PAGES

MAIN-IPC

JP 62195169 A

August 27, 1987

N/A

003 N/A

APPLICATION-DATA:

PUB-NO

APPL-DESCRIPTOR

APPL-NO

APPL-DATE

JP 62195169A

N/A

1986JP-0037814

February 21, 1986

INT-CL (IPC): H01L021/66, H01L027/04

ABSTRACTED-PUB-NO:

EQUIVALENT-ABSTRACTS:

TITLE-TERMS: SCALE INTEGRATE CIRCUIT CAN QUICK TEST FAIL FLIP=FLOP SELECT

OBSERVE OUTPUT SIGNAL SCAN PATH SUCCESSION CONNECT FLIP=FLOP BRANCH

CIRCUIT BLOCK UNIT NOABSTRACT

DERWENT-CLASS: U11 U13

EPI-CODES: U11-F01D2; U13-C07;

8/30/06, EAST Version: 2.1.0.14

⑩ 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-195169

@Int_Cl_4

識別記号

庁内整理番号

匈公開 昭和62年(1987)8月27日

H 01 L 27/04 21/66 T-7514-5F 7168-5F

審査請求 未請求 発明の数 1 (全3頁)

∞発明の名称 大規模集積回路

②特 願 昭61-37814

②出 願 昭61(1986)2月21日

の発明者 高

高畠

直

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

20代 理 人 弁理士 内 原 晋

明细想

発明の名称

大規模集積回路

特許請求の範囲

発明の詳細な説明

〔産業上の利用分野〕

本発明は大規模無限回路に関し、特に試験容易 化設計の施された大規模集積回路に関する。 (従来の技術)

従来、大規模集積同路は、急速な集積度の向上につれてその設計方法も設計品での低下を防ぎ、又、設計期間の短額をはかるために、特定の機がとする同路プロック単位で分割設計する方法をでいる。 ででででは、フリップフロップの試験に対しては、フリップフロップの試験に対しては、フリップフロップの試験を出るしている。 は、オーンパスを設け、故障検出率の向上及びテストパターン数の圧縮に効果を示している。 し発明が解決しようとする問題点)

- 1 -

.. 2 -

験、従って、使用チップの良否の判別及びフリップフロップの不良領域の限定に時間がかかるという欠点がある。

本発明の目的は、フリップフロップの故障による使用チップの良否の判定、及びフリップフロップの不良領域の限定が短時間にできる大規模集積回路を提供することにある。

「問題点を解決するための手段)

本発明の大規模集積回路は、複数のフリッ前の大規模集積回路は、複数のフリッ前のし、プロックを有い、クを有が出る方式を表示した。 では、アカーのではないでは、アカーのでは、アカーのでは、アカーのではでは、アカーのでは、アカーのでは、アカーのでは、アカーのでは、アカーのでは、アカーのでは、アカーのでは、アカーのでは、アカーので

「実施例〕

- 3 --

ある。

この回路は、論理回路31~33を有する構成となっている。

回路ブロック1。・1。・1。のそれぞれのスキャンパス2の出力信号Vsoは分流されてセレクタ同路3に入力され、テスト動作信号Vァが入力されたテスト動作時、スキャンパス2の出力信号Vsoが選択され、出力バッファ6を介して出力端子7により観測することができる。

次に、本発明の実施例について図面を参照して 説明する。

第1 図は本発明の一実施例を示す模式化したブロック図である。

この実施例の設計は、まず、設計者がシステムを各機能を有する回路ブロック1。, 1。, 1。, 1。, 1。, 1。, 1。 に分けて論理設計し、その配置配線を各回路ブロックごとにその配線領域内で行ない、その後、回路ブロック間の配線領域を使って各回路ブロック問配線、及び入出力領域の配線を行なうよう設計される。

この実施例は、それぞれ特定の機能を有する同路プロック1。、1。、1。、1。に含まれている複数のフリップフロップ1」を順次接続してこれをシフトレジスタとして動作させるフリップフロップ11の試験容易化が施されたスキャンパス2が設けられ、同路プロック1。、1。、1。にはそれぞれセレクタ同路3が設けられた構成となっている。

第2図はセレクタ回路3の一例を示す同路図で

-- 4 --

て有効利用される。

(発明の効果)

以上説明したように本発明は、複数のフリップフロップを順次接続してシフトレジスタとして動作させるスキャンパスの出力信号を回路で備えて単位で分流して観測できるセレクタ回路を確認を高速に行なうことができ、従って使用チップの良いのより、フリック単位でのフリップフロップの不良領域の限定を高速に行なうことができる効果がある

図面の簡単な説明

第1図は本発明の一実施例を示す模式化したブロック図、第2図は第1図に示されたセレクタ回路の一例を示す回路図である。


- 6 -

- 5 -

プ、31~33…論理回路。


代理人 弁理士 内 原 賢





- 7 -

第 1 図



第 2 図